Δ-Σ调制的过采样或插值DAC | Δ-Σ调制的DAC：而我们现在常用的DAC一般基于Delta-Sigma调制架构的。Sigma/Σ是一个累加器，Delta/Δ是一个差分期，其中两大部分，第一是过采样，这样将量化噪声升级到几倍上的高频，当然，过采样就需要数字滤波器进行滤波。而Δ-Σ的调制还可以实现噪声的波形重整，简单的说就是对不同频段的信号以不同级别的加权去量化。例如要得到细腻的高频，要对高频的量做预加重[Pre-emphasis]。
ΔΣ的调制方式毫无疑问可以带来明显更小的噪声，但这些运算过程中会存在各种各样的失真，常说的包括相位的失真[多阶调制后，和去加重重整后]以及傅里叶变化本身不可避免的振铃失真，振铃失真最直接的表现在数字滤波器的不同工作方式上。所以简单的说，Δ-Σ的解析力确实要比以往老DAC好得多，这看上去更像是一个静态指标。而在各项瞬态测试中，例如方波的前延和后延都会有不小的抖动。这些内容，以后我们结合相关测试再进行进一步说明。当然，Δ-Σ的优势和问题，不是上面说的那么简单，以上只是概括了主要内容。 | 高（当涉及jitter抖动响应时，Δ-Σ调制器与普通的多位DAC表现完全不同。正如我们在前一段中所建立的那样，抖动取决于步长和步长密度。无论输入信号如何，1位Δ-Σ调制器都具有满量程的步长。此外，步长密度不直接取决于输入信号。即使输入为零，delta-sigma DAC也会大力切换。对于高阶调制器，输入信号与精确切换行为之间的关系不可能通过分析计算。
在频域中，可以看到Δ-ΣDAC的抖动，因为抖动调制高频量化噪声，将其折叠到基带。调制器NTF的侵略性越小，对抖动的敏感性就越小。此外，对于连续时间DAC，由于步长小N倍，或者换句话说HF量化噪声，N位调制器的抖动比其他方面相同的1位调制器小N倍。
低N倍） | 同步 | 数据源(host):主机需要为每个进入设备的数据包发送已知数量的字节。主机可能需要生成（固定）音频样本模式以实现所需 采样率。例如，要在全速实现中生成44.1kHz的采样率，主机需要发送包含44个音频样本的9个数据包的重复模式，然后发送包含45个音频样本的一个数据包。接受设备(Device):此同步类型要求设备实现音频时钟PLL或ASRC(关于ASRC：有些技术将输入和输出采样限制为严格的比例，这样即使输入和输出也是如此输出是不同的采样率，它们的比例保持绝对不变。这些技术被称为“同步”。他们倾向于利用这种限制，注意到时变滤波器将因此变得可预测，并且在合理比率的情况下，它将仅假设一组有限的配置。通常这些是预先计算和存储的，以便消除在运行时计算时变滤波器设置的需要（折衷存储空间以减少计算）。然而，采样率转换器的许多用途不满足同步假设，因此对于这些情况存在另一类“异步”采样率转换器方法。在这些情况下，可能假设采样率在设计时是未知的，不合理的，并且可能是时变的。因此，不能完全预测或预先计算时变滤波器的配置，并且必须进行一定量的滤波器设置的在线计算。异步方法实现了各种简化和/或近似来尽可能便宜的实现这一点在线计算https://www.analog.com/media/en/technical-documentation/technical-articles/5148255032673409856AES2005_ASRC.pdf） | 高（不能丢包，防止基本串扰） | S/PDIF（IEC 60958） 主要是同步，具有同步前导码，(也有异步模式不过不多见，主要是ATM手机),也有用ASRC解决这时对于同轴。信号通常通过传输
索尼/飞利浦 - 数字音频接口（SP-DIF），它是一种单线串行传输
双相标记编码和嵌入式时钟信号。SP-DIF接收器一般恢复了
嵌入式时钟并对数据进行解码。然后使用它将其传送到后续芯片
Inter-IC Sound（I2S）接口，串行数据，bitclock和字时钟通过三个发送单独的电线。在近几年，在许多系统中，在DAC之前插入异步的采样率转换器ASRC变得很寻常。这使系统能够接受各种各样的
输入采样率并且还可以改善抖动性能。参见：https://en.wikipedia.org/wiki/AES3，http://siggaudiodesign.ch/others/Report_audiodac.pdf | 高（不能丢包，防止基本串扰）参见： |
| R-2R DAC（NOS的一种） | 基本的R-2R梯形电阻网络。位a-1（最高有效位，MSB）到位a0（最低有效位，LSB）由数字逻辑门驱动。理想情况下，位输入在V = 0（逻辑0）和V = Vref（逻辑1）之间切换。 R-2R网络使这些数字位在它们对输出电压Vout的贡献中被加权。根据哪些位设置为1以及哪些位设置为0，输出电压（Vout）将具有介于0和Vref之间的相应步进值减去最小步长的值，对应于位0.Vref的实际值（和逻辑电压0）取决于用于产生数字信号的技术类型 参见:https://en.wikipedia.org/wiki/Resistor_ladder | 低 (而传统D/A原理上将每一个数字位上的信号对应一个不同权值的电阻，简单的说只使用R和2R两个阻值的电阻。从MSB[Most Signaficant Bit]数字编码的最高一位开始比对进行对应输出。R-2R的工作原理决定了Vref参考电压决定了输出的准确度。理论上这与Δ-Σ调制对时钟的敏感不同。) | 异步 | 数据源(host):主机驱动程序需要能够处理显式反馈端点。根据反馈数据，主机然后决定在后续总线间隔中通过数据流端点发送多少样本。接受设备(Device)：设备具有自己的本地自由运行音频采样时钟，用于确定设备每个总线间隔消耗的采样数。设备应实现显式反馈端点以及必要的逻辑，以提供正确的反馈值，以通过所述端点发送回主机。这种操作模式的优点是可以很容易地生成稳健，稳定，无抖动，高质量的音频采样时钟（例如，从基于晶体的主时钟导出） | 低（有信息反馈，防止基本串扰） |
楼主: jiang2464156
粤公网安备 44030602000598号 耳机大家坛、www.erji.net、网站LOGO图形均为注册商标 
IP卡
狗仔卡
发表于 2017-3-28 16:51
显身卡
杰夫乐林那个解码那么贵，料那么少，声音值那个钱吗？
