年底奉献——《数字信号加持的重要性》

jiang2464156

说好的年底大招，来兑现了。

前言：

      今年着实剁手频繁，几乎将手头的所有系统全部进行了升级，又被大佬强力安利而入了ME坑，所以小弟此刻已是两手空空、两袖清风……成了彻头彻尾的穷光蛋。

      当然，手不能白剁，小弟虽然不懂音乐，但玩设备总得学点东西才行，不然就是白玩。去年的玩的重点是数字界面，倒腾了不少，可谓是获益颇多；而今年以入 DA2为契机，也确实学到了不少，特别让小弟进一步认识到了数字信号加持器的重要性。

      因为一直想写点有营养的东西，而不是光光点评某些产品怎么怎么样，所以这次算是科普文。解说部分分成四个部分（1、数字源；2、抖动；3、异步采样率转换器；4、锁相环）来说。

clark8888

有了异步usb, 音源的晶振还能起多少作用？

听音乐者

学习

花椒面儿

留爪

姚鹏

学习了

111315s

技术好帖 ！萌新受教了！

snlfsnef

看到这样的好贴，忍不住把以前收集的资料也贴一点上来，作为参考：

DAC	AD/DA 类型	实现原理	Jitter的敏感性（时钟重要性）	USB 传输模式使用	USB理论原因(SINGLE  DIRECTION SINK ENDPOINT 这种情况的典型示例是USB扬声器，实现从主机接收流式音频数据的接收器端点)	USB线重要性	S/PDIF	S/PDIF线重要性
	Δ-Σ调制的过采样或插值DAC	Δ-Σ调制的DAC：而我们现在常用的DAC一般基于Delta-Sigma调制架构的。Sigma/Σ是一个累加器，Delta/Δ是一个差分期，其中两大部分，第一是过采样，这样将量化噪声升级到几倍上的高频，当然，过采样就需要数字滤波器进行滤波。而Δ-Σ的调制还可以实现噪声的波形重整，简单的说就是对不同频段的信号以不同级别的加权去量化。例如要得到细腻的高频，要对高频的量做预加重[Pre-emphasis]。         ΔΣ的调制方式毫无疑问可以带来明显更小的噪声，但这些运算过程中会存在各种各样的失真，常说的包括相位的失真[多阶调制后，和去加重重整后]以及傅里叶变化本身不可避免的振铃失真，振铃失真最直接的表现在数字滤波器的不同工作方式上。所以简单的说，Δ-Σ的解析力确实要比以往老DAC好得多，这看上去更像是一个静态指标。而在各项瞬态测试中，例如方波的前延和后延都会有不小的抖动。这些内容，以后我们结合相关测试再进行进一步说明。当然，Δ-Σ的优势和问题，不是上面说的那么简单，以上只是概括了主要内容。	高（当涉及jitter抖动响应时，Δ-Σ调制器与普通的多位DAC表现完全不同。正如我们在前一段中所建立的那样，抖动取决于步长和步长密度。无论输入信号如何，1位Δ-Σ调制器都具有满量程的步长。此外，步长密度不直接取决于输入信号。即使输入为零，delta-sigma  DAC也会大力切换。对于高阶调制器，输入信号与精确切换行为之间的关系不可能通过分析计算。     在频域中，可以看到Δ-ΣDAC的抖动，因为抖动调制高频量化噪声，将其折叠到基带。调制器NTF的侵略性越小，对抖动的敏感性就越小。此外，对于连续时间DAC，由于步长小N倍，或者换句话说HF量化噪声，N位调制器的抖动比其他方面相同的1位调制器小N倍。     低N倍）	同步	数据源(host):主机需要为每个进入设备的数据包发送已知数量的字节。主机可能需要生成（固定）音频样本模式以实现所需  采样率。例如，要在全速实现中生成44.1kHz的采样率，主机需要发送包含44个音频样本的9个数据包的重复模式，然后发送包含45个音频样本的一个数据包。接受设备(Device):此同步类型要求设备实现音频时钟PLL或ASRC(关于ASRC：有些技术将输入和输出采样限制为严格的比例，这样即使输入和输出也是如此输出是不同的采样率，它们的比例保持绝对不变。这些技术被称为“同步”。他们倾向于利用这种限制，注意到时变滤波器将因此变得可预测，并且在合理比率的情况下，它将仅假设一组有限的配置。通常这些是预先计算和存储的，以便消除在运行时计算时变滤波器设置的需要（折衷存储空间以减少计算）。然而，采样率转换器的许多用途不满足同步假设，因此对于这些情况存在另一类“异步”采样率转换器方法。在这些情况下，可能假设采样率在设计时是未知的，不合理的，并且可能是时变的。因此，不能完全预测或预先计算时变滤波器的配置，并且必须进行一定量的滤波器设置的在线计算。异步方法实现了各种简化和/或近似来尽可能便宜的实现这一点在线计算https://www.analog.com/media/en/technical-documentation/technical-articles/5148255032673409856AES2005_ASRC.pdf）	高（不能丢包，防止基本串扰）	S/PDIF（IEC  60958） 主要是同步，具有同步前导码，(也有异步模式不过不多见，主要是ATM手机),也有用ASRC解决这时对于同轴。信号通常通过传输     索尼/飞利浦 - 数字音频接口（SP-DIF），它是一种单线串行传输     双相标记编码和嵌入式时钟信号。SP-DIF接收器一般恢复了     嵌入式时钟并对数据进行解码。然后使用它将其传送到后续芯片     Inter-IC Sound（I2S）接口，串行数据，bitclock和字时钟通过三个发送单独的电线。在近几年，在许多系统中，在DAC之前插入异步的采样率转换器ASRC变得很寻常。这使系统能够接受各种各样的      输入采样率并且还可以改善抖动性能。参见：https://en.wikipedia.org/wiki/AES3，http://siggaudiodesign.ch/others/Report_audiodac.pdf	高（不能丢包，防止基本串扰）参见：
	R-2R DAC（NOS的一种）	基本的R-2R梯形电阻网络。位a-1（最高有效位，MSB）到位a0（最低有效位，LSB）由数字逻辑门驱动。理想情况下，位输入在V  = 0（逻辑0）和V = Vref（逻辑1）之间切换。  R-2R网络使这些数字位在它们对输出电压Vout的贡献中被加权。根据哪些位设置为1以及哪些位设置为0，输出电压（Vout）将具有介于0和Vref之间的相应步进值减去最小步长的值，对应于位0.Vref的实际值（和逻辑电压0）取决于用于产生数字信号的技术类型  参见:https://en.wikipedia.org/wiki/Resistor_ladder	低 (而传统D/A原理上将每一个数字位上的信号对应一个不同权值的电阻，简单的说只使用R和2R两个阻值的电阻。从MSB[Most  Signaficant  Bit]数字编码的最高一位开始比对进行对应输出。R-2R的工作原理决定了Vref参考电压决定了输出的准确度。理论上这与Δ-Σ调制对时钟的敏感不同。)	异步	数据源(host):主机驱动程序需要能够处理显式反馈端点。根据反馈数据，主机然后决定在后续总线间隔中通过数据流端点发送多少样本。接受设备(Device)：设备具有自己的本地自由运行音频采样时钟，用于确定设备每个总线间隔消耗的采样数。设备应实现显式反馈端点以及必要的逻辑，以提供正确的反馈值，以通过所述端点发送回主机。这种操作模式的优点是可以很容易地生成稳健，稳定，无抖动，高质量的音频采样时钟（例如，从基于晶体的主时钟导出）	低（有信息反馈，防止基本串扰）
				自适应	数据源(host):主机可以使用任何方法或手段来确定每个总线间隔的样本数     发送。有效地作为“同步到SOF”源操作是一种简单的方法，但不是     USB规范允许的唯一一个。接受设备(Device)：此同步类型要求设备实现音频时钟PLL或ASRC，以适应在特定时间段内到达的平均样本数。	高（不能丢包，防止基本串扰）

mingzhuabin

jiang2464156 发表于 2017-1-14 17:09
四、锁相环（Phase Locked Loop，简称PLL）    作为抑制抖动的最常用方法，无论是模拟PLL还是数字PLL，基本 ...

大老师，看到你的科普文章有种醍醐灌顶的感觉！真好！提醒了大家不盲目追求名牌和贵的器材，很好！
关于数字源和解码时钟问题，我有个想法，是不是数播解码一体机处理时钟方面要好于分体机呢？一体机是不是共用数字源的时钟呢？

左仑

杰夫乐林那个解码那么贵，料那么少，声音值那个钱吗？

仙梦情真

怒顶营养贴

gulanci

这个厉害了，虽然看不太懂，然而都好厉害的样子，我是木耳，WAV和APE,FLAC之类根本听不出来，320KMP3和无损都听不出来

wjy640

锁相环电路抑制抖动，也是需要依靠dac的主时钟的吗

xjtianshan

厉害了 word总

David1999

好文，都是技术狂人、高手。。。

先顶后看了

老九

虽然很多地方看不懂，但还是认真学习了。

理中客烧糊涂

qq1653304183 发表于 2017-1-20 23:39
如此说来是不是等于承认，对于绿坛里大部分烧友买得起玩得起听得起的器材来说，数字线的区别根本听不出来 ...

哦，我只是说技术而已，并没有为人群分类

2，数字线的区别太容易听出来了，相信绿坛中想点样的烧友手中系统应该都能听出来

qq1653304183

理中客烧糊涂 发表于 2017-1-20 19:49
嗯，我知道你说的是“基本都是”的情况，我说的不是“基本都是”那种情况，呵呵

如此说来是不是等于承认，对于绿坛里大部分烧友买得起玩得起听得起的器材来说，数字线的区别根本听不出来。
能听出数字线区别的器材一般人也买不起？

既然如此，那一般人还扯什么数字线呢。。

好比说传销，只有金字塔最顶端的那几个人能赚到，其余的都是赔钱的。
面对这个事实，有些人却天天讲顶端的人赚了多少多少，却闭口不提绝大多数人都是被坑的，这又是何居心呢？

理中客烧糊涂

蓝子风 发表于 2017-1-20 11:39
其实这么说吧。最顶级的，处理基本都是PCM的。我知道你要说的是什么台子。但是麻烦你看清楚那个台子的说 ...

嗯，我知道你说的是“基本都是”的情况，我说的不是“基本都是”那种情况，呵呵

蓝子风

理中客烧糊涂 发表于 2017-1-18 21:19
呵呵，你说的是业余，我说的是最高等级

其实这么说吧。最顶级的，处理基本都是PCM的。我知道你要说的是什么台子。但是麻烦你看清楚那个台子的说明再说，基本是用专门的DSD输入/输出模块的。也就是处理还是PCM。

也不是我说，DAD（那几家的台子的ADDA部分很多都是这个牌子代工的，而DAD支持DSD的解码不过是用AK4395而已），PRISM的也都是使用DSD输入输出模块，在输入输出的时候处理成DSD而已。不信你自己研究下那几家台子的厂家资料

imlemonsky

学习一下~很多看不懂

jiang2464156

钰龙韵电子 发表于 2017-1-19 17:13
一般实时示波器可以测到2ps的精度，我要测量的是电路中的时钟抖动，而不是晶振的抖动，电路中的抖动随便 ...

回龙大师，小的看了下官网，LeCroy 7300A的那个2PS是自身抖动底噪...，不是测试字时钟抖动的说...顶级AP电路中字时钟抖动其实也是纳秒级的。另外5052这种SSA除了测试晶振相位噪声外，几乎信号所有的信息都可以测试，好东西！建议龙大师买买买啊 。