欧胜推出超低JITTER的S/PDIF音频收发器系列WM8804和WM8805
欧胜微电子有限公司(Wolfson Microelectronics plc)日前推出世界一流、带有抖动抑制功能的音频收发器WM8804和WM8805。这两款新型器件成功地解决了在大多数音频系统应用中进行高品质并具高性能价格比的S/PDIF音频数据传输的难题，比如应用于CD、液晶电视机、Hi-Fi（高保真）音响、个人电脑主板以及其它众多音频系统。该收发器带有一个内置的高性能锁相环(PLL)，其固有抖动周期为50ps，抖动抑制频率为100Hz。与其它同类收发器不同的是：对音频系统来说，WM8804 和 WM8805所产生的抖动程度可以忽略不计。一般的S/PDIF收发器仅能抑制10kHz以上的抖动，而且对中/低频的抖动无所适从，这对音频品质影响最大。WM8804 和 WM8805能够抑制信号中频率在100Hz以上的这些原有的计时问题，从而在这一重要的音频范围内消除了任何无用的音频失真或问题的频率范围。
作为一个标准S/PDIF连接器件，用户和设计者都无法控制来自第三方的S/PDIF输入信号进入系统的质量。欧胜的锁相环技术使得WM8804 和 WM8805收发器可以实现对低质量输入信号的数据与计时进行锁定和恢复，因而能够接受来自任何音源的S/PDIF信号，即使是极度弱化的输入信号。
这个高性能锁相环技术的另一个好处就是可以减少整个系统的组件使用数量，它可用于合成晶振衍生时钟信号，并且在无需任何外部滤波器的情况下，可作为音频系统的一个高品质的主时钟源来运用。
WM8804 和 WM8805完全符合S/PDIF 的IEC60958-3标准，包括一个独特的“标志位”模式。它们可使用多种方式来获取状态及错误信息。
@特色
符合S/PDIF (IEC60958-3)标准
先进的抖动衰减式PLL：固有抖动周期低至50 ps RMS
S/PDIF恢复式时钟：由PLL或独立的晶振衍生时钟来生成
支持10 – 27MHz的晶振时钟频率
2线制/3线制串行或硬件控制接口
可选择的音频数据接口模式：
- I2S、左对齐、右对齐或DSP
- 16/20/24 位字长
8通道接收输入端口和单通道发送输出端口
自动频率检测/同步
可选择的输出状态数据字节
多达8个的可配置型GPO管脚
去加重标志输出
非音频检测：包括DOLBYTM 和 DTSTM
变换标志的通道状态
可配置的时钟分布：可选的输出主时钟（MCLK）频率为512fs、256fs、128fs 和64fs
2.7到3.6V数字及PLL电源电压
28引脚SSOP封装
@描述
WM8805是一款高性能消费模式S/PDIF收发器，可支持8通道接收和单通道发送。
其高品质的主时钟可通过一个内部晶振衍生或由外部时钟发生器提供，使得主时钟所提供的S/PDIF信号实现低抖动恢复。
所有常用的音频时钟几乎都可以由内置的高性能锁相环（PLL）生成。通过一个专用的CLKOUT管脚，该器件可提供一个较高的驱动时钟输出信号。
其“穿越（pass through）”功能可以使该器件被简单地用于清除（去除抖动）所接收的数字音频信号。
该器件还可以在软件控制或是独立的硬件控制模式下使用。在软件控制模式下，它可支持具有复读功能的2线制接口模式及3线制接口模式。
该器件包含了状态与错误监测功能，其结果反映控制接口上的复读状态、GPO管脚的状态，以及在“标志位”模式（带有附加状态标志的音频数据）下，数据流由音频数据接口输入的状态。
此音频数据接口支持I2S、左对齐、右对齐和16-24位字长的DSP音频格式，其采样率范围为32~192 ks/s。
该器件采用无铅、28引脚的SSOP封装。 它的JITTER低达50PS，和TI的著名的DIR9001同一水平，但是DIR9001却不能支持192KHz的采用率，只支持96KHz。
小不点解码器DAC_I 就采用这款数字接收芯片。 问下小不点的usb转spdif用的什么？
还有升频和解码是什么！ 引用第2楼avrilchen于2009-01-30 14:46发表的 :
问下小不点的usb转spdif用的什么？
还有升频和解码是什么！
USB采用TI 的PCM2704，解码采用欧胜的WM8740 超好！ 爽，期待小不点的WM8804、8805版本 不知道多少钱 8804~ 我目前也只有几只免费样品，还没有向代理商询价，欧胜官网好像有报价的。 头像是杨老本人？ 引用第8楼maxyeah于2009-01-31 11:35发表的 :
头像是杨老本人？
当然。。。不过是10年前的本人。 我也挺看好这个芯片，要是能拿到这个芯片，也就不辛辛苦苦使用cs8416+src4192来做接收了 引用第9楼sword_yang于2009-01-31 11:52发表的 :
当然。。。不过是10年前的本人。
10年前还是满嫩的 引用第11楼fu-80于2009-02-01 11:12发表的 :
10年前还是满嫩的
晕！ 引用第10楼iflyingpig于2009-02-01 10:15发表的 :
我也挺看好这个芯片，要是能拿到这个芯片，也就不辛辛苦苦使用cs8416+src4192来做接收了
CS8416的Jitter远比它大。。。 好jitter 引用第1楼sword_yang于2009-01-30 14:36发表的 :
它的JITTER低达50PS，和TI的著名的DIR9001同一水平，但是DIR9001却不能支持192KHz的采用率，只支持96KHz。
小不点解码器DAC_I 就采用这款数字接收芯片。
杨老师，小不点解码器DAC_I 可以升级到WM8804和WM8805么？ 这个的确不错。
尽量使用最新技术，能事半功倍。 CS8416的jitter还可以进一步降低，利用Higher Update Rate Phase Detector特性。
PDUR – Changes the type of phase detector used to lock to the active RXP input. This bit should only
be set if the sample rate range is between 32 kHz and 108 kHz. If the sample rate is outside of this range
and the PDUR bit is set, loss of lock may occur.
Default = ‘0’
0 – Normal Update Rate Phase Detector - Recovered master clock (RMCK) will have low wideband jitter,
but increased in-band jitter.
1 – Higher Update Rate Phase Detector - Recovered master clock (RMCK) will have low in-band jitter, but
increased wideband jitter. Use this setting for the best performance when the output is connected to a deltasigma
digital-to-analog converter (DAC). 引用第15楼bjwbj于2009-02-02 15:43发表的 :
杨老师，小不点解码器DAC_I 可以升级到WM8804和WM8805么？
不必升级，小不点DAC_I本身设计，就是用WM8805数字信号接收芯片。 CS8416的官方Jitter数据，正好比WM8805大了4倍。
WM8805的高性能锁相环（PLL）设计，是恢复正确时钟、降低Jitter的关键.。
WM8804/8805还有一个SPDIF输出脚，可以把整个芯片当作一片SPDIF一进一出的专用消除Jitter的芯片来用：
页:
[1]
2